

PATENT COOPERATION TREATY

Rec'd PCT/PTC 02 DEC 2004

From the INTERNATIONAL BUREAU

PCT

**NOTIFICATION CONCERNING
SUBMISSION OR TRANSMITTAL
OF PRIORITY DOCUMENT**

(PCT Administrative Instructions, Section 411)

To:

SATOH, Takahisa
Sohshin International Patent Office
4F, Miyaki Bldg.
4-2, Yanagibashi 2-chome
Taito-ku, Tokyo 111-0052
Japan

| | |
|-----------------------------------------------------------------------|-----------------------------------------------------------|
| Date of mailing (day/month/year) 31 July 2003 (31.07.03) | IMPORTANT NOTIFICATION |
| Applicant's or agent's file reference 03/8023-SNY | |
| International application No. PCT/JP03/07377 | |
| International publication date (day/month/year) Not yet published | |
| International filing date (day/month/year) 10 June 2003 (10.06.03) | Priority date (day/month/year) 26 June 2002 (26.06.02) |
| Applicant SONY CORPORATION et al | |

- The applicant is hereby notified of the date of receipt (except where the letters "NR" appear in the right-hand column) by the International Bureau of the priority document(s) relating to the earlier application(s) indicated below. Unless otherwise indicated by an asterisk appearing next to a date of receipt, or by the letters "NR", in the right-hand column, the priority document concerned was submitted or transmitted to the International Bureau in compliance with Rule 17.1(a) or (b).
- This updates and replaces any previously issued notification concerning submission or transmittal of priority documents.
- An asterisk(*) appearing next to a date of receipt, in the right-hand column, denotes a priority document submitted or transmitted to the International Bureau but not in compliance with Rule 17.1(a) or (b). In such a case, **the attention of the applicant is directed** to Rule 17.1(c) which provides that no designated Office may disregard the priority claim concerned before giving the applicant an opportunity, upon entry into the national phase, to furnish the priority document within a time limit which is reasonable under the circumstances.
- The letters "NR" appearing in the right-hand column denote a priority document which was not received by the International Bureau or which the applicant did not request the receiving Office to prepare and transmit to the International Bureau, as provided by Rule 17.1(a) or (b), respectively. In such a case, **the attention of the applicant is directed** to Rule 17.1(c) which provides that no designated Office may disregard the priority claim concerned before giving the applicant an opportunity, upon entry into the national phase, to furnish the priority document within a time limit which is reasonable under the circumstances.

| <u>Priority date</u> | <u>Priority application No.</u> | <u>Country or regional Office or PCT receiving Office</u> | <u>Date of receipt of priority document</u> |
|-------------------------|---------------------------------|---------------------------------------------------------------|-------------------------------------------------|
| 26 June 2002 (26.06.02) | 2002-186232 | JP | 27 June 2003 (27.06.03) |

The International Bureau of WIPO
34, chemin des Colombettes
1211 Geneva 20, Switzerland

Facsimile No. (41-22) 338.70.10

Authorized officer

03

Emmanuel BERROD (Fax 338 7010)

Telephone No. (41-22) 338 8389

日 本 国 特 許 庁

10.06.03

JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2002年 6月26日

出 願 番 号

Application Number:

特願2002-186232


[ST.10/C]:

[JP2002-186232]

出 願 人

Applicant(s):

ソニー株式会社



CERTIFIED COPY OF
PRIORITY DOCUMENT

BEST AVAILABLE COPY


PRIORITY
DOCUMENT

SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH RULE 17.1(a) OR (b)

2003年 4月 4日

特 許 庁 長 官
Commissioner,
Japan Patent Office

太田信一郎



【書類名】 特許願

【整理番号】 0100760906

【提出日】 平成14年 6月26日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/265
H01L 21/266

【発明者】

【住所又は居所】 東京都品川区北品川6丁目7番35号 ソニー株式会社
内

【氏名】 小池 薫

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】 100094053

【弁理士】

【氏名又は名称】 佐藤 隆久

【手数料の表示】

【予納台帳番号】 014890

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9707389

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 マスクおよびその製造方法と半導体装置の製造方法

【特許請求の範囲】

【請求項 1】

薄膜と、
前記薄膜上の一部に形成された保護膜と、
前記薄膜上に前記保護膜を囲むように形成された支持枠と、
前記薄膜および保護膜に形成された孔であって、前記保護膜に入射する荷電粒子線を透過させる孔とを有する
マスク。

【請求項 2】

前記保護膜の材料は感光性樹脂を含む
請求項 1 記載のマスク。

【請求項 3】

前記荷電粒子線はイオンビームを含む
請求項 1 記載のマスク。

【請求項 4】

内部応力を制御するように不純物が導入されている第 1 の薄膜と、
前記第 1 の薄膜の第 1 面上の一部に形成された支持枠と、
前記第 1 の薄膜の第 2 面に形成された第 2 の薄膜であって、内部応力を制御するように不純物が導入されている第 2 の薄膜と、
前記支持枠で囲まれた部分の前記第 1 および第 2 の薄膜に形成された孔であって、前記第 1 面に入射する荷電粒子線を透過させる孔とを有する
マスク。

【請求項 5】

前記荷電粒子線はイオンビームを含む
請求項 4 記載のマスク。

【請求項 6】

基材上に犠牲膜を介して薄膜を形成する工程と、

前記基材の一部を前記犠牲膜が露出するまで除去し、前記基材からなる支持枠を形成する工程と、

前記支持枠が形成されていない部分の前記薄膜に、荷電粒子線が透過する第 1 の孔を形成する工程と、

前記支持枠が形成されていない部分の前記犠牲膜を除去する工程と、

前記薄膜の前記支持枠側の第 1 面であって、前記支持枠が形成されていない部分に保護膜を形成する工程と、

前記第 1 の孔に自己整合的に前記保護膜に第 2 の孔を形成する工程とを有するマスクの製造方法。

【請求項 7】

前記保護膜を形成する工程は、感光性樹脂フィルムを貼着する工程を含み、

前記第 2 の孔を形成する工程は、前記薄膜の第 2 面側から前記第 1 の孔を介して前記保護膜に露光する工程と、

前記保護膜を現像して露光部分を除去する工程とを有する

請求項 6 記載のマスクの製造方法。

【請求項 8】

前記第 2 の孔を形成する工程は、前記薄膜をマスクとして前記保護膜にエッチングを行う工程を有する

請求項 6 記載のマスクの製造方法。

【請求項 9】

基材上に犠牲膜を介して第 1 の薄膜を形成する工程と、

前記第 1 の薄膜に不純物を拡散させ、前記第 1 の薄膜の内部応力を調整する工程と、

前記第 1 の薄膜上に第 2 の薄膜を形成する工程と、

前記第 2 の薄膜に不純物を拡散させ、前記第 2 の薄膜の内部応力を調整する工程と、

前記基材の一部を前記犠牲膜が露出するまで除去し、前記基材からなる支持枠を形成する工程と、

前記支持枠が形成されていない部分の前記第 1 および第 2 の薄膜に、荷電粒子

線が透過する孔を形成する工程と、

前記支持枠が形成されていない部分の前記犠牲膜を除去する工程とを有するマスクの製造方法。

【請求項 1 0】

半導体基板の所望の領域にマスクを介してイオン注入を行う工程を含む半導体装置の製造方法であって、

前記マスクとして、薄膜と、

前記薄膜上の一部に形成された保護膜と、

前記薄膜上に前記保護膜を囲むように形成された支持枠と、

前記薄膜および保護膜に形成された孔であって、前記保護膜に入射する荷電粒子線を透過させる孔とを有するマスクを用いる

半導体装置の製造方法。

【請求項 1 1】

半導体基板の所望の領域にマスクを介してイオン注入を行う工程を含む半導体装置の製造方法であって、

前記マスクとして、内部応力を制御するように不純物が導入されている第 1 の薄膜と、

前記第 1 の薄膜の第 1 面上の一部に形成された支持枠と、

前記第 1 の薄膜の第 2 面に形成された第 2 の薄膜であって、内部応力を制御するように不純物が導入されている第 2 の薄膜と、

前記支持枠で囲まれた部分の前記第 1 および第 2 の薄膜に形成された孔であって、前記第 1 面に入射する荷電粒子線を透過させる孔とを有するマスクを用いる半導体装置の製造方法。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明は、マスクおよびその製造方法と半導体装置の製造方法に関し、特に、イオン注入工程に用いられるマスクおよびその製造方法と、イオン注入にステンシルマスクを用いる半導体装置の製造方法に関する。

【0002】

【従来の技術】

半導体装置の製造において、イオン注入工程はチャネル領域の作製等に不可欠である。しかしながら、イオン注入工程でレジストに打ち込まれるイオンによってレジストが変性し、イオン注入後のレジストを剥離しにくくなるという問題がある。また、レジストをイオン注入のマスクとして使用する場合、レジスト塗布、リソグラフィおよびレジスト剥離といった一連の工程が必要となり、半導体装置の製造コストを押し上げる要因となっている。

【0003】

これらの問題点を解決できる方法として、2000 IEEE International Electron Devices Meeting (2000 IEDM)においてステンシルマスクを用いるイオン注入方法が発表されている。この技術によれば、シリコン製のステンシルマスク（開口部を持つマスク）を用いて、所望の位置にイオンが打ち込まれる。

【0004】

従来のイオン注入用ステンシルマスクの製造方法の一例を、図8および図9を参照して説明する。まず、図8(a)に示すように、SOI基板101の両面に例えばシリコン窒化膜102、103を形成する。SOI基板101はシリコン基板104上にシリコン酸化膜105を介してシリコン層106を有する。シリコン窒化膜103はシリコン基板104にエッチングを行う際に、エッチングマスクとして用いられる。

【0005】

あるいは、シリコン窒化膜102、103のかわりにシリコン酸化膜を形成してもよい。シリコン窒化膜102、103（またはシリコン酸化膜）の膜厚は例えば10～1000nm程度とし、シリコン基板104の厚さ等を考慮して決定する。ここでは、例えば膜厚200nmのシリコン窒化膜102、103を形成する。

【0006】

次に、図8(b)に示すように、シリコン基板104の裏面にシリコン窒化膜103を介してフォトレジスト（不図示）を形成し、フォトレジストをマスクと

してシリコン窒化膜 1 0 3 にドライエッチングを行う。メンブレン形成領域のシリコン窒化膜 1 0 3 を除去してから、フォトレジストを除去する。

【0 0 0 7】

次に、図 8 (c) に示すように、シリコン窒化膜 1 0 3 をマスクとしてシリコン基板 1 0 4 に例えばウェットエッチングを行い、メンブレン形成領域のシリコン基板 1 0 4 を除去する。これにより、シリコン基板 1 0 4 からなる支持枠（フレーム） 1 0 7 が形成される。シリコン基板 1 0 4 のエッチングにおいて、シリコン酸化膜 1 0 5 はエッチングストッパー層となる。

【0 0 0 8】

次に、図 9 (d) に示すように、シリコン窒化膜 1 0 2、1 0 3 を除去する。続いて、図 9 (e) に示すように、シリコン層 1 0 6 の表面にイオン注入用パターンで窓を有するフォトレジスト（不図示）を形成してから、フォトレジストをマスクとしてシリコン層 1 0 6 にドライエッチングを行う。シリコン層 1 0 6 に孔 1 0 8 を形成した後、フォトレジストを除去する。

【0 0 0 9】

その後、図 9 (f) に示すように、シリコン酸化膜 1 0 5 に裏面側（フレーム 1 0 7 側）からドライエッチングを行い、メンブレン部分のシリコン酸化膜 1 0 5 を除去する。このドライエッチングには、例えば CF_4 を用いることができる。以上の工程により、イオン注入に使用できるステンシルマスクが作製される。

【0 0 1 0】

【発明が解決しようとする課題】

しかしながら、上記のステンシルマスクを用いてイオン注入を行うと、マスク自体にもイオンが打ち込まれるため、イオン注入ドーズ量に応じてマスク強度が劣化する。電子線リソグラフィーやイオンビームリソグラフィー等に用いられる転写用ステンシルマスクの機械的強度を向上させる方法として、例えばマスクに金属導電層を設けたり、多層誘電体コーティングを設けたりする方法が知られている。しかしながら、これらの方法によってマスクを補強した場合にも、高ドーズイオン注入に対しては、実用的に十分な耐久性が得られない。

【0 0 1 1】

本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、イオン注入に十分な強度を持つ耐久性の高いマスクおよびその製造方法と、そのようなマスクを用いた半導体装置の製造方法を提供することを目的とする。

【 0 0 1 2 】

【課題を解決するための手段】

上記の目的を達成するため、本発明のマスクは、薄膜と、前記薄膜上の一部に形成された保護膜であって、好適には感光性樹脂からなる保護膜と、前記薄膜上に前記保護膜を囲むように形成された支持枠と、前記薄膜および保護膜に形成された孔であって、前記保護膜に入射する荷電粒子線を透過させる孔とを有することを特徴とする。

【 0 0 1 3 】

これにより、薄膜に照射される荷電粒子線のエネルギーが保護膜で吸収され、薄膜の長寿命化が可能となる。荷電粒子線の入射により保護膜が劣化した場合、保護膜のみ交換することも可能である。したがって、半導体装置の製造におけるマスク作製コストの低減も可能となる。

【 0 0 1 4 】

あるいは、本発明のマスクは、内部応力を制御するように不純物が導入されている第1の薄膜と、前記第1の薄膜の第1面上の一部に形成された支持枠と、前記第1の薄膜の第2面に形成された第2の薄膜であって、内部応力を制御するように不純物が導入されている第2の薄膜と、前記支持枠で囲まれた部分の前記第1および第2の薄膜に形成された孔であって、前記第1面に入射する荷電粒子線を透過させる孔とを有することを特徴とする。

これにより、薄膜に照射される荷電粒子線に対するマスクの耐久性を高くすることが可能となる。したがって、マスクの長寿命化が可能となる。

【 0 0 1 5 】

上記の目的を達成するため、本発明のマスクの製造方法は、基材上に犠牲膜を介して薄膜を形成する工程と、前記基材の一部を前記犠牲膜が露出するまで除去し、前記基材からなる支持枠を形成する工程と、前記支持枠が形成されていない部分の前記薄膜に、荷電粒子線が透過する第1の孔を形成する工程と、前記支持

枠が形成されていない部分の前記犠牲膜を除去する工程と、前記薄膜の前記支持枠側の第 1 面であって、前記支持枠が形成されていない部分に保護膜を形成する工程と、前記第 1 の孔に自己整合的に前記保護膜に第 2 の孔を形成する工程とを有することを特徴とする。

【 0 0 1 6 】

あるいは、本発明のマスクの製造方法は、基材上に犠牲膜を介して第 1 の薄膜を形成する工程と、前記第 1 の薄膜に不純物を拡散させ、前記第 1 の薄膜の内部応力を調整する工程と、前記第 1 の薄膜上に第 2 の薄膜を形成する工程と、前記第 2 の薄膜に不純物を拡散させ、前記第 2 の薄膜の内部応力を調整する工程と、前記基材の一部を前記犠牲膜が露出するまで除去し、前記基材からなる支持枠を形成する工程と、前記支持枠が形成されていない部分の前記第 1 および第 2 の薄膜に、荷電粒子線が透過する孔を形成する工程と、前記支持枠が形成されていない部分の前記犠牲膜を除去する工程とを有することを特徴とする。

これにより、荷電粒子線の照射に対する耐久性が高いマスクを製造することが可能となる。

【 0 0 1 7 】

さらに、上記の目的を達成するため、本発明の半導体装置の製造方法は、半導体基板の所望の領域にマスクを介してイオン注入を行う工程を含む半導体装置の製造方法であって、前記マスクとして、薄膜と、前記薄膜上の一部に形成された保護膜と、前記薄膜上に前記保護膜を囲むように形成された支持枠と、前記薄膜および保護膜に形成された孔であって、前記保護膜に入射する荷電粒子線を透過させる孔とを有するマスクを用いることを特徴とする。

【 0 0 1 8 】

あるいは、本発明の半導体装置の製造方法は、半導体基板の所望の領域にマスクを介してイオン注入を行う工程を含む半導体装置の製造方法であって、前記マスクとして、内部応力を制御するように不純物が導入されている第 1 の薄膜と、前記第 1 の薄膜の第 1 面上の一部に形成された支持枠と、前記第 1 の薄膜の第 2 面に形成された第 2 の薄膜であって、内部応力を制御するように不純物が導入されている第 2 の薄膜と、前記支持枠で囲まれた部分の前記第 1 および第 2 の薄膜

に形成された孔であって、前記第1面に入射する荷電粒子線を透過させる孔とを有するマスクを用いることを特徴とする。

【0019】

これにより、イオン注入によるマスクの損傷を低減し、マスクを長寿命化することが可能となる。また、本発明の半導体装置の製造方法によれば、イオン注入のためのレジストが不要であり、半導体装置製造のコストおよび所要時間を大幅に削減できる。

【0020】

【発明の実施の形態】

以下に、本発明のマスクおよびその製造方法と半導体装置の製造方法の実施の形態について、図面を参照して説明する。

（実施形態1）

図1（a）は本実施形態のマスクの断面図である。ステンシルマスク1はメンブレン2上に保護膜3を有し、メンブレン2と保護膜3にはイオンが通過する孔4が形成されている。

【0021】

ステンシルマスク1を用いてイオン注入を行う場合には、イオンは保護膜3側に入射して、孔4を透過した後、メンブレン2側に配置された半導体基板の所望の位置に打ち込まれる。

メンブレン2はシリコン層5の一部であり、支持枠（フレーム）6によって支持されている。シリコン層5とフレーム6の間のシリコン酸化膜7は、フレーム6を形成する工程でエッチングストッパー層として用いられる。

【0022】

保護膜3は、メンブレン2のイオンが入射する側の面に形成される。本実施形態1のステンシルマスク1には、保護膜3として例えば厚さ10 μ mのポリメタクリル酸メチル（メタクリル樹脂）（PMMA）フィルムを用いるが、他の樹脂フィルムを用いることもできる。

【0023】

次に、上記の本実施形態のマスクの製造方法について、図1～図4を参照して

説明する。まず、図1 (b) に示すように、SOI基板11の両面に例えばシリコン窒化膜12、13を形成する。SOI基板11はシリコン基板14上にシリコン酸化膜7を介してシリコン層5を有する。シリコン窒化膜13はシリコン基板14にエッチングを行う際に、エッチングマスクとして用いられる。

【0024】

あるいは、シリコン窒化膜12、13のかわりにシリコン酸化膜を形成してもよい。シリコン窒化膜12、13（またはシリコン酸化膜）の膜厚は例えば10～1000nm程度とし、シリコン基板14の厚さ等を考慮して決定する。ここでは、例えば膜厚200nmのシリコン窒化膜12、13を形成する。

【0025】

次に、図1 (c) に示すように、シリコン基板14の裏面にシリコン窒化膜13を介してフォトレジストを塗布してから、露光・現像を行い、メンブレン形成領域に窓を有するフォトレジスト15を形成する。

次に、図2 (d) に示すように、フォトレジスト15をマスクとしてシリコン窒化膜13にドライエッチングを行い、フォトレジスト15のパターンをシリコン窒化膜13に転写してから、フォトレジスト15を除去する。

【0026】

次に、図2 (e) に示すように、シリコン窒化膜13をマスクとしてシリコン基板14にエッチングを行い、メンブレン形成領域のシリコン基板14を除去する。これにより、シリコン基板14からなるフレーム6が形成される。このエッチングは、例えば水酸化カリウム (KOH) またはテトラメチルアンモニウムヒドロキシド (TMAH) を用いたウェットエッチングや、フッ素系ガスを用いたドライエッチングにより行うことができる。シリコン基板14のエッチングにおいて、シリコン酸化膜7はエッチングストッパー層となる。

【0027】

次に、図2 (f) に示すように、シリコン窒化膜12、13を除去する。シリコン窒化膜12、13は、例えば熱リン酸を用いたウェットエッチングにより除去できる。

次に、図3 (g) に示すように、シリコン層5の表面にフォトレジストを塗布

してから、露光・現像を行い、イオン注入用パターンで窓を有するフォトレジスト 1 6 を形成する。

【 0 0 2 8 】

次に、図 3 (h) に示すように、フォトレジスト 1 6 をマスクとしてシリコン層 5 にドライエッチングを行い、フォトレジスト 1 6 のパターンをシリコン層 5 に転写する。これにより、シリコン層 5 に孔 4 が形成される。その後、フォトレジスト 1 6 を除去する。

【 0 0 2 9 】

次に、図 3 (i) に示すように、シリコン酸化膜 7 に裏面側（フレーム 6 側）からドライエッチングを行い、メンブレン部分のシリコン酸化膜 7 を除去する。このドライエッチングには、例えば CF_4 を用いることができる。以上の工程により、孔 4 を有するメンブレン 2 が形成される。

【 0 0 3 0 】

次に、図 4 (j) に示すように、メンブレン 2 のイオンが入射する側の面に保護膜 3 を貼着する。ここで、保護膜 3 としては PMMA があらかじめフィルム状に成形され、メンブレン 2 が覆われるサイズに裁断されたものを用いる。保護膜 3 のサイズは必ずしもメンブレン 2 と同じでなくてもよく、メンブレン 2 のイオンが入射する部分が覆われればよい。保護膜 3 の厚さは、ステンスルマスクが用いられるイオン注入工程のイオン打ち込み加速エネルギーに応じて決定する。

【 0 0 3 1 】

例えば、加速エネルギーが 1 MeV のとき、保護膜 3 の厚さは $2 \sim 5 \mu\text{m}$ 程度必要とされる。但し、必要とされる保護膜 3 の厚さは、打ち込まれるイオンの種類によっても変化する。また、必要とされる保護膜 3 の厚さは、一般に加速エネルギーに比例する。

【 0 0 3 2 】

次に、図 4 (k) に示すように、メンブレン 2 の保護膜 3 と反対側の面に波長 356 nm の紫外線（i 線）を照射する。但し、保護膜 3 が感光性を持てば、i 線以外の紫外線を照射してもよい。あるいは、電子線等の荷電粒子線を照射してもよい。照射された i 線はメンブレン 2 で遮断され、孔 4 部分の保護膜 3 のみが

露光される。

【 0 0 3 3 】

その後、保護膜 3 の現像を行うことにより、図 4 (k) に示す工程で露光された部分の保護膜 3 が可溶化され、メンブレン 2 の孔 4 に自己整合的に孔が形成される。以上の工程により、図 1 (a) に示す本実施形態のステンシルマスク 1 が得られる。

【 0 0 3 4 】

上記のように保護膜 3 に露光および現像を行って孔 4 を形成するかわりに、保護膜 3 にドライエッチングを行って孔 4 を形成することもできる。この場合、図 4 (j) に示すように保護膜 3 を貼着した後、メンブレン 2 の保護膜 3 と反対側の面から酸素プラズマを当て、保護膜 3 に孔 4 を形成する。

【 0 0 3 5 】

このドライエッチングには、メンブレン 2 の材料であるシリコンに対して不活性であり、かつ保護膜 3 の材料である PMMA 等の有機樹脂に対して活性なエッチングガスを用いる。このようなエッチングガスとしては、例えば酸素が挙げられる。

【 0 0 3 6 】

本実施形態の半導体装置の製造方法は、上記の本実施形態のステンシルマスクを用いて、レジストを用いずにイオン注入を行う工程を含む。本実施形態のステンシルマスクを用いてイオン注入を行った場合、イオンは保護膜 3 によって止められる。したがって、メンブレン 2 の劣化が防止される。すなわち、マスクの長寿命化や繰り返し利用が可能となり、半導体装置の製造コストを低減できる。

【 0 0 3 7 】

また、本実施形態の半導体装置の製造方法によれば、レジスト形成のためのリソグラフィ工程や、イオン注入後のレジスト剥離工程が不要であり、半導体装置製造のターンアラウンドタイム (T A T) が短縮され、製造コストも大幅に低減できる。

【 0 0 3 8 】

上記の本実施形態のステンシルマスクを用いて繰り返しイオン注入を行い、保

保護膜 3 が劣化した場合は、例えば酸素プラズマによるアッシングおよび洗浄処理を行って保護膜 3 を剥離し、再度、図 4 (j) ~ (k) に示す工程に従って、保護膜 3 を形成すればよい。

【0039】

(実施形態 2)

図 5 (a) は本実施形態のマスクの断面図である。ステンシルマスク 21 はメンブレン 22 として積層膜が用いられる。ここでは、メンブレン 22 がポリシリコン層 23 とシリコン窒化膜 24 の 2 層から構成される。ポリシリコン層 23 とシリコン窒化膜 24 にはステンシルマスクの製造過程で、イオン注入による応力制御がなされる。メンブレン 22 にはイオンが通過する孔 25 が形成されている。イオンはポリシリコン層 23 側に入射して、孔 25 を透過した後、シリコン窒化膜 24 側に配置された半導体基板の所望の位置に打ち込まれる。

【0040】

メンブレン 22 はフレーム 26 によって支持されている。ポリシリコン層 23 とフレーム 26 の間のシリコン酸化膜 27 は、フレーム 26 を形成する工程でエッチングストッパー層として用いられる。ポリシリコン層 23 はステンシルマスク 21 をイオン注入に用いる際に、打ち込まれるイオンを止めるのに十分な厚さで形成する。

【0041】

次に、上記の本実施形態のマスクの製造方法について、図 5 ~ 図 7 を参照して説明する。まず、図 5 (b) に示すように、シリコン基板 31 上にシリコン酸化膜 27 を形成し、その上層にポリシリコン層 23 を形成する。シリコン酸化膜 27 は例えば厚さ 100 nm 程度で形成する。

【0042】

ポリシリコン層 23 の厚さは例えば 10 μ m とする。ポリシリコン層 23 の厚さは、ステンシルマスク 21 が用いられるイオン注入のイオン打ち込み加速エネルギーに応じて設定する。打ち込まれるイオンの種類によっても多少変化するが、加速エネルギーが 1 MeV のとき、一般に、ポリシリコン層 23 は 1 ~ 5 μ m 程度の厚さで形成する。必要とされるポリシリコン層 23 の厚さは、イオン打ち

込み加速エネルギーに比例する。

【 0 0 4 3 】

次に、図 5 (c) に示すように、ポリシリコン層 2 3 に所定のドーズ量でイオン注入を行い、内部応力をほぼゼロにしておく。一般に、母材を構成する原子よりも半径の大きいイオンを打ち込むと圧縮方向に、半径の小さいイオンを打ち込むと引っ張り方向に、内部応力がそれぞれ変化する。イオンの打ち込み量と内部応力の関係は実験的によく調べられており、理論的なモデルも立てられている（例えば、A. Degen et al., Proc. SPIE 3997, 395 (2000) 参照）。

【 0 0 4 4 】

ポリシリコン層 2 3 にイオン注入を行った後、アニールを行ってポリシリコン層 2 3 の結晶性を回復させる。また、アニールを行うことによりポリシリコン層 2 3 内にイオンが均一に拡散する。ポリシリコン層 2 3 の内部応力をほぼゼロにしておくことにより、ステンスルマスク 2 1 をイオン注入に用いる際に、ポリシリコン層 2 3 にイオンが打ち込まれても、メンブレンの変形を最小限に抑えることができる。これにより、ステンスルマスク 2 1 のパターンの歪みや、内部応力の不均一に起因するメンブレンの損傷を防止できる。

【 0 0 4 5 】

次に、図 6 (d) に示すように、積層体の両面にシリコン窒化膜 2 4、3 2 を形成する。シリコン窒化膜 2 4 によりメンブレン 2 2 部分（図 5 (a) 参照）のポリシリコン層 2 3 が支持される。シリコン窒化膜 2 4 の厚さおよび内部応力がそれぞれ所定の値に満たない場合、メンブレンがたわみ、パターンの歪みが発生する。

【 0 0 4 6 】

シリコン窒化膜 2 4 に必要な厚さおよび内部応力は、メンブレンサイズに応じて決定される。例えば、メンブレンサイズが 2 0 mm 角の場合、メンブレンにたわみが生じないようにするには、シリコン窒化膜 2 4 の厚さを 5 0 0 nm、内部応力を 1 0 MP a とする必要がある。

【 0 0 4 7 】

シリコン窒化膜 2 4 の内部応力がこの値となるように、図 6 (d) に示すよう

に、シリコン窒化膜 24 にイオン注入を行う。その後、アニールを行ってシリコン窒化膜 24 内のイオン濃度を均一にする。ポリシリコン層 23 およびシリコン窒化膜 24 に打ち込まれるイオンとしては、例えばリン、ホウ素、ヒ素等が挙げられる。

【0048】

次に、図 7 (f) に示すように、シリコン基板 31 の裏面側のシリコン窒化膜 32 上に、フレーム 26 (図 5 (a) 参照) のパターンでレジストを形成し、レジストをマスクとしてシリコン窒化膜 32 にエッチングを行う。その後、レジストを除去する。

【0049】

次に、図 7 (g) に示すように、シリコン窒化膜 32 をマスクとしてシリコン基板 31 にエッチングを行う。これにより、フレーム 26 が形成される。シリコン基板 31 のエッチングは、実施形態 1 と同様にウェットエッチングまたはドライエッチングにより行う。ここで、シリコン酸化膜 27 はエッチングストッパー層として用いられる。

【0050】

次に、図 7 (h) に示すように、シリコン窒化膜 24 およびポリシリコン層 23 にドライエッチングを行い、孔 25 を形成する。このエッチングは、シリコン窒化膜 24 上にレジストを形成し、レジストをマスクとして行う。エッチング後、シリコン窒化膜 24 上のレジストを除去する。

その後、シリコン酸化膜 27 にフレーム 26 が形成されている側からドライエッチングを行う。これにより、メンブレン 22 部分のシリコン酸化膜 27 が除去され、図 5 (a) に示すステンシルマスク 21 が得られる。

【0051】

上記の本発明の実施形態のマスクによれば、メンブレン 22 を構成するポリシリコン層 23 がイオン打ち込み加速エネルギーを吸収するのに十分な厚さで形成される。また、ポリシリコン層 23 とシリコン窒化膜 24 の内部応力がイオン注入によって最適化されている。これにより、マスクをイオン注入に用いた際に、打ち込まれるイオンによりメンブレンが損傷するのを防止できる。

【 0 0 5 2 】

本実施形態の半導体装置の製造方法は、上記の本実施形態のステンシルマスクを用いて、レジストを用いずにイオン注入を行う工程を含む。本実施形態のステンシルマスクを用いてイオン注入を行った場合、イオンはポリシリコン層 2 3 によって止められる。

【 0 0 5 3 】

メンブレン 2 2 の内部応力が適切に制御されていることから、ポリシリコン層 2 3 にイオンが打ち込まれた場合にもメンブレン 2 2 の劣化が防止される。これにより、マスクの長寿命化や繰り返し利用が可能となり、半導体装置の製造コストを低減できる。

【 0 0 5 4 】

また、本実施形態の半導体装置の製造方法によれば、レジスト形成のためのリソグラフィ工程や、イオン注入後のレジスト剥離工程が不要であり、半導体装置製造のターンアラウンドタイム（T A T）が短縮され、製造コストも大幅に低減できる。

【 0 0 5 5 】

本発明のマスクおよびその製造方法と半導体装置の製造方法の実施形態は、上記の説明に限定されない。例えば、本発明のマスクを荷電粒子線が用いられる他のプロセス、例えばイオンビームリソグラフィあるいは電子ビームリソグラフィに用いることも可能である。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

【 0 0 5 6 】

【発明の効果】

本発明のマスクによれば、荷電粒子線が照射されるマスクの耐久性が向上する。本発明のマスクの製造方法によれば、荷電粒子線に対して十分な強度を有するマスクを製造することが可能となる。

本発明の半導体装置の製造方法によれば、イオン注入工程に必要なコストおよび時間を大幅に削減できる。

【図面の簡単な説明】

【図 1】

図 1 (a) は本発明の実施形態 1 に係るマスクの断面図であり、図 1 (b) および (c) は本発明の実施形態 1 に係るマスクの製造方法の製造工程を示す断面図である。

【図 2】

図 2 (d) ～ (f) は本発明の実施形態 1 に係るマスクの製造方法の製造工程を示す断面図である。

【図 3】

図 3 (g) ～ (i) は本発明の実施形態 1 に係るマスクの製造方法の製造工程を示す断面図である。

【図 4】

図 4 (j) および (k) は本発明の実施形態 1 に係るマスクの製造方法の製造工程を示す断面図である。

【図 5】

図 5 (a) は本発明の実施形態 2 に係るマスクの断面図であり、図 5 (b) および (c) は本発明の実施形態 2 に係るマスクの製造方法の製造工程を示す断面図である。

【図 6】

図 6 (d) および (e) は本発明の実施形態 2 に係るマスクの製造方法の製造工程を示す断面図である。

【図 7】

図 7 (f) ～ (h) は本発明の実施形態 2 に係るマスクの製造方法の製造工程を示す断面図である。

【図 8】

図 8 (a) ～ (c) は従来のマスクの製造方法の製造工程を示す断面図である。

【図 9】

図 9 (d) ～ (f) は従来のマスクの製造方法の製造工程を示す断面図である。


【符号の説明】

1…ステンシルマスク、2…メンブレン、3…保護膜、4…孔、5…シリコン層、6…フレーム、7…シリコン酸化膜、11…SOI基板、12、13…シリコン窒化膜、14…シリコン基板、15、16…フォトレジスト、21…ステンシルマスク、22メンブレン、23…ポリシリコン層、24…シリコン窒化膜、25…孔、26…フレーム、27…シリコン酸化膜、31…シリコン基板、32…シリコン窒化膜、101…SOI基板、102、103…シリコン窒化膜、104…シリコン基板、105…シリコン酸化膜、106…シリコン層、107…フレーム、108…孔。

【書類名】


図面

【図 1】




【図 2】


(d)



(e)




(f)




【図 3】


(g)



(h)




(i)




【図 4】


(j)



(k)




【図 5】




【図 6】

(d)




(e)




【図 7】


(f)



(g)




(h)




【図 8】


(a)



(b)




(c)




【図 9】


(d)



(e)



(f)



【書類名】 要約書

【要約】

【課題】 イオン注入に十分な強度を持つ耐久性の高いマスクおよびその製造方法と、そのようなマスクを用いた半導体装置の製造方法を提供する。

【解決手段】 薄膜 2 と、薄膜 2 上の一部に形成された、例えば感光性樹脂からなる保護膜 3 と、薄膜 2 上に保護膜 3 を囲むように形成された支持枠 6 と、薄膜 2 および保護膜 3 に形成された孔 4 であって、保護膜 3 に入射する荷電粒子線を透過させる孔 4 とを有するマスク 1 およびその製造方法と、それを用いたイオン注入工程を含む半導体装置の製造方法。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000002185]

| | |
|----------|-------------------|
| 1. 変更年月日 | 1990年 8月30日 |
| [変更理由] | 新規登録 |
| 住 所 | 東京都品川区北品川6丁目7番35号 |
| 氏 名 | ソニー株式会社 |

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☒ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☒ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☒ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.